半导体★ღ◈，long8.唯一(中国)官方网站★ღ◈，龙8囯际★ღ◈，龙8 - long8 (国际)唯一官方网站★ღ◈！氧化的目的★ღ◈，是在脆弱的晶圆表面★ღ◈，形成一层保护膜（氧化层）★ღ◈。氧化层可以防止晶圆受到化学杂质★ღ◈、漏电流和刻蚀等影响★ღ◈。

　　其中龙8龙国际long8龙8游戏★ღ◈，最常用的是热氧化法★ღ◈，即在800~1200°C的高温下★ღ◈，形成一层薄而均匀的二氧化硅层★ღ◈。

　　干法氧化★ღ◈，通过输入纯氧★ღ◈，使其在晶圆表面流动★ღ◈，从硅进行反应★ღ◈，形成二氧化硅层★ღ◈。湿法氧化★ღ◈，是同时使用氧气和高溶解度的水蒸气★ღ◈。

　　干法氧化的速度慢★ღ◈，但形成的氧化层很薄★ღ◈，而且致密★ღ◈。湿法氧化的速度快龙8龙国际long8龙8游戏★ღ◈，但保护层相对较厚★ღ◈，且密度较低★ღ◈。

　　正胶★ღ◈，被特定的光束照射（曝光）之后★ღ◈，分子结构会发生变化★ღ◈，变得容易溶解★ღ◈。负胶★ღ◈，恰好相反★ღ◈，被照射之后★ღ◈，会变得难以溶解★ღ◈。大部分情况★ღ◈，用正胶★ღ◈。

　　涂胶时★ღ◈，先让晶圆在1000~5000RPM的速度下旋转★ღ◈。然后★ღ◈，将光刻胶少量倒在晶圆的中心★ღ◈。光刻胶会因为离心力的作用★ღ◈，逐渐扩散到整个晶圆的表面★ღ◈，形成一层1到200微米厚的均匀涂层★ღ◈。

　　在光刻机中★ღ◈，晶圆和掩模都被精准固定★ღ◈。然后★ღ◈，光刻机的特殊光源（汞蒸气灯或准分子激光器）会发出光束（紫外线）★ღ◈，光束会通过掩模版的镂空部分★ღ◈，以及多层透镜（将光进行汇聚）★ღ◈，最终投射到晶圆的一小块面积上★ღ◈。

　　固定晶圆和掩模的机械位不停地移动★ღ◈，光束不停地照射★ღ◈。最终★ღ◈，在整个晶圆上★ღ◈，完成数十个至数百个芯片的电路“绘制”★ღ◈。

　　传统的光刻技术龙8龙国际long8龙8游戏★ღ◈，通常使用深紫外光（DUV）作为光源★ღ◈，波长大约在193nm（纳米）★ღ◈。光波的波长★ღ◈，限制了光刻工艺中最小可制造的特征尺寸（即分辨率极限）★ღ◈。随着芯片制程的不断演进★ღ◈，传统的DUV光刻技术★ღ◈，逐渐无法满足要求龙8龙国际long8龙8游戏★ღ◈。

　　EUV光刻机使用极紫外光（Extreme Ultra-Violet★ღ◈，EUV）作为光源★ღ◈，波长仅为13.5nm★ღ◈，远远小于DUV★ღ◈。这使得EUV光刻能够创建更小的特征尺寸★ღ◈，满足先进芯片制程（如7nm★ღ◈、5nm★ღ◈、3nm）的制造需求★ღ◈。

　　EUV光刻对光束的集中度要求极为严格★ღ◈，工艺精度要求也非常变态★ღ◈。例如★ღ◈，EUV光刻机用于反射的镜子长度为30cm（厘米）★ღ◈，表面起伏不得超过0.3nm（纳米）★ღ◈。相当于修一条从北京到上海的铁轨★ღ◈，要求铁轨的起伏不能超过1mm★ღ◈。

　　极高的技术指标要求★ღ◈，使得EUV光刻机的制造变得非常非常困难★ღ◈。全球范围内能够研发和制造EUV光刻机的企业屈指可数★ღ◈。而居于领先地位的★ღ◈，就是大名鼎鼎的荷兰ASML（阿斯麦）公司★ღ◈。

　　根据ASML透露的信息★ღ◈，每一台EUV光刻机★ღ◈，拥有10万个零件★ღ◈、4万个螺栓★ღ◈、3千条电线公里长软管★ღ◈。EUV光刻机里面的绝大多数零件★ღ◈，都是来自各个国家的最先进产品★ღ◈，例如美国的光栅★ღ◈、德国的镜头★ღ◈、瑞典的轴承★ღ◈、法国的阀件等★ღ◈。

　　单台EUV光刻机的造价高达1亿美元★ღ◈，重量则为180吨★ღ◈。每次运输★ღ◈，要动用40个货柜★ღ◈、20辆卡车★ღ◈，每次运输需要3架次货机才能运完★ღ◈。每次安装调试★ღ◈，也需要至少一年的时间★ღ◈。

　　ASML的EUV光刻机产量★ღ◈，一年最高也只有30部★ღ◈，而且还不肯卖给我们★ღ◈。整个芯片产业里面★ღ◈，“卡脖子”最严重的★ღ◈，就是这个EUV光刻机★ღ◈。

　　现在★ღ◈，图案虽然是显现出来了★ღ◈，但我们只是去掉了一部分的光刻胶★ღ◈。我们真正要去掉的★ღ◈，是下面的氧化层（未被光刻胶保护的那部分）★ღ◈。

　　湿法刻蚀★ღ◈，是将晶圆片浸入到含有特定化学剂的液体溶液中★ღ◈，利用化学反应来溶解掉未被光刻胶保护的半导体结构（氧化膜）★ღ◈。

　　如上图所示★ღ◈，湿法刻蚀的时候★ღ◈，会朝各个方向进行刻蚀★ღ◈，这就叫“各向同性”★ღ◈。而干法刻蚀★ღ◈，只朝垂直方向进行刻蚀龙8龙国际long8龙8游戏★ღ◈，叫“各向异性”★ღ◈。显然后者更好★ღ◈。

　　刻蚀的时候★ღ◈，既刻蚀了氧化层★ღ◈，也刻蚀了光刻胶★ღ◈。在同一刻蚀条件下★ღ◈，光刻胶的刻蚀速率与被刻蚀材料（氧化层）的刻蚀速率之比★ღ◈，就是选择比★ღ◈。显然★ღ◈，我们需要尽可能少刻蚀光刻胶★ღ◈，多刻蚀氧化层★ღ◈。

　　因为干法刻蚀具有更强的保真性★ღ◈。而湿法刻蚀的方向难以控制★ღ◈。在类似3nm这样的先进制程中★ღ◈，容易导致线宽减小★ღ◈，甚至损坏电路★ღ◈，进而降低芯片品质★ღ◈。

　　晶体管是芯片的基本组成单元★ღ◈。而每一个晶体管★ღ◈，都是基于PN结★ღ◈。如下图（MOSFET晶体管★ღ◈，NPN）所示★ღ◈，包括了P阱★ღ◈、N阱★ღ◈、沟道★ღ◈、栅极★ღ◈，等等★ღ◈。

　　纯硅本身是不导电的★ღ◈，我们需要让不导电的纯硅成为半导体★ღ◈，就必然需要向硅内掺入一些杂质（称为掺杂剂）★ღ◈，改变它的电学特性★ღ◈。

　　N是有自由电子的★ღ◈。P有很多空穴★ღ◈，也有少量的自由电子★ღ◈。通过在通道上加一个栅极★ღ◈，加一个电压★ღ◈，可以吸引P里面的电子★ღ◈，形成一个电子的通道（沟道）★ღ◈。在两个N加电压★ღ◈，NPN之间就形成了电流★ღ◈。

　　也就是说★ღ◈，做这个NPN晶体管时★ღ◈，在最开始氧化之前★ღ◈，就已经采用了离子注入★ღ◈，先把衬底做了硼元素（含少量磷元素）掺杂★ღ◈，变成了P阱衬底★ღ◈。（为了方便阅读★ღ◈，这个步骤我前面没讲★ღ◈。）

　　两种工艺★ღ◈。因为热扩散工艺因其难以实现选择性扩散★ღ◈，所以★ღ◈，除特定需求之外★ღ◈，目前大部分都是使用离子注入工艺★ღ◈。

　　离子源基本上都是注入气体（因为方便操作）★ღ◈，例如磷烷（PH3）或者三氟化硼（BF3）美国vodafonewifi巨大app★ღ◈。气体通过离化反应室时★ღ◈，被高速电子撞击★ღ◈，气体分子的电子被撞飞★ღ◈，变成离子状态★ღ◈。

　　此时的离子成分比较复杂★ღ◈，包括硼离子★ღ◈、氟离子等★ღ◈。就要通过质谱分析仪★ღ◈，构建磁场★ღ◈，让离子发生偏转★ღ◈，把需要的离子挑出来（不同的离子★ღ◈，偏转角度不一样）★ღ◈，然后撞到晶圆上美国vodafonewifi巨大app★ღ◈，完成离子注入★ღ◈。

　　大家会发现★ღ◈，这是一个非常复杂的立体结构★ღ◈。它有很多很多的层级★ღ◈，有点像大楼★ღ◈，也有点像复杂的立体交通网★ღ◈。

　　作为芯片大厦的低级★ღ◈，衬底必须有很好的热稳定性和机械性能★ღ◈，还需要起到一定的电学隔离作用★ღ◈，防干扰★ღ◈。

　　衬底上★ღ◈，是大量的晶体管主体部分★ღ◈。在衬底的上层★ღ◈，是大量的核心元件★ღ◈，例如晶体管的源极★ღ◈、漏极和沟道等关键部分★ღ◈。

　　晶体管的栅极★ღ◈，主要采用的是“多晶硅层”★ღ◈。因为多晶硅材料具有更好的导电性和稳定性★ღ◈，适合控制晶体管的开关态★ღ◈。晶体管的源极★ღ◈、漏极★ღ◈、栅极的连接金属★ღ◈，通常是钨★ღ◈。

　　做这个连接电路★ღ◈，当然是金属比较合适★ღ◈。所以★ღ◈，主要用的是铜等金属材料★ღ◈。我们姑且将这层★ღ◈，叫做金属互连层★ღ◈。

　　在芯片的最上面★ღ◈，一般还要加一个钝化层★ღ◈。钝化层主要发挥保护作用★ღ◈，防止外界（如水汽★ღ◈、杂质等）的污染★ღ◈、氧化和机械损伤★ღ◈。

　　这一层又一层的架构★ღ◈，其实就是一层又一层的薄膜（厚度在次微米到纳米级之间）★ღ◈。有的是薄金属（导电）膜★ღ◈，有的是介电（绝缘）膜美国vodafonewifi巨大app★ღ◈。创造这些膜的工艺★ღ◈，就是沉积★ღ◈。

　　化学气相沉积 (CVD) 是通过化学反应★ღ◈，生成固态物质★ღ◈，沉积到晶圆上★ღ◈，形成薄膜★ღ◈。它常用来沉积二氧化硅★ღ◈、氮化硅等绝缘薄膜（层）★ღ◈。

　　化学气相沉积 (CVD) 的种类非常多★ღ◈。等离子体增强化学气相沉积（PECVD★ღ◈，前面说氧化的时候★ღ◈，也提到它）美国vodafonewifi巨大app★ღ◈，是借助等离子体产生反应气体的一种先进化学气相沉积方法★ღ◈。

　　这种方法降低了反应温度★ღ◈，因此非常适合对温度敏感的结构★ღ◈。使用等离子体还可以减少沉积次数★ღ◈，往往可以带来更高质量的薄膜★ღ◈。

　　在真空环境中美国vodafonewifi巨大app★ღ◈，氩离子被加速撞击靶材美国vodafonewifi巨大app★ღ◈，导致靶材原子被溅射出来★ღ◈，并以雪片状沉积在晶圆表面★ღ◈，形成薄膜★ღ◈，这就是物理气相沉积★ღ◈。它常用来沉积金属薄膜（层）美国vodafonewifi巨大app★ღ◈，实现电气连接美国vodafonewifi巨大app★ღ◈。

　　金属互连包括铝互联和铜互连★ღ◈。铜的电阻更低★ღ◈，可靠性更高（更能抵抗电迁移）★ღ◈，所以现在是主流选择★ღ◈。

　　原子层沉积（ALD）★ღ◈，是一种可以将物质以单原子膜形式一层一层的镀在基底表面的方法★ღ◈，和普通化学沉积有一些相似★ღ◈。

　　原子层沉积是交替沉积★ღ◈。它先做一次化学沉积★ღ◈，然后用惰性气体冲掉剩余气体★ღ◈，再通入第二种气体★ღ◈，与吸附在基体表面的第一种气体发生化学反应★ღ◈。生成涂层★ღ◈。如此反复★ღ◈，每次反应只沉积一层原子★ღ◈。

　　抛光★ღ◈，是消除晶圆表面的起伏和缺陷★ღ◈，提高光刻的精度和金属互联的可靠性★ღ◈，从而实现更高密度更小尺寸的集成电路设计和制造★ღ◈。

　　上期介绍晶圆制备的时候★ღ◈，我们提到过CMP（化学机械平坦化）★ღ◈，也就是采用化学腐蚀★ღ◈、机械研磨相结合的方式★ღ◈，对晶圆表面进行磨抛★ღ◈，实现表面平坦化★ღ◈。

　　如果没有CMP过程★ღ◈，这个大厦就是一个“歪楼”★ღ◈。后续工艺都没办法进行★ღ◈，做出来的芯片也无法保证品质★ღ◈。

　　但实际上★ღ◈，它和“死”没关系★ღ◈。这个“Die”★ღ◈，源自德语“Drahtzug”（拉丝工艺）★ღ◈，或与切割动作“Diced”相关★ღ◈。也有说法称★ღ◈，早期的半导体工程师★ღ◈，会用“Die”形容晶圆上切割出的独立单元★ღ◈，如同硬币模具★ღ◈。

　　测试是为了检验半导体芯片的质量是否达到标准龙8龙国际long8龙8游戏★ღ◈。那些测试不合格的晶粒龙8龙国际long8龙8游戏★ღ◈，不会进入封装步骤★ღ◈，有助于节省成本和时间★ღ◈。

　　EPM会对芯片的每个器件（包括晶体管★ღ◈、电容器和二极管）进行测试★ღ◈，确保其电气参数达标★ღ◈。EPM提供的电气特性数据测试结果★ღ◈，将被用于改善工艺效率和产品性能（并非检测不良产品）★ღ◈。

　　ATE会施加预定的测试信号★ღ◈，检查芯片是否符合预设的性能标准★ღ◈，如工作电压★ღ◈、电流消耗★ღ◈、信号时序以及特定功能的正确执行★ღ◈。针测还可以进行电性测试（检测短路★ღ◈、断路★ღ◈、漏电等缺陷）★ღ◈，以及温度★ღ◈、速度和运动测试★ღ◈。

　　未能通过测试的晶粒★ღ◈，需要加上标记★ღ◈。过去★ღ◈，我们需要用特殊墨水标记有缺陷的芯片★ღ◈，保证它们用肉眼即可识别★ღ◈。如今★ღ◈，由系统根据测试数据值★ღ◈，自动进行分拣★ღ◈。